频道

  • 扫一扫安装书房APP

  • 扫一扫关注微信号

在FPGA上对数字频率计的设计

116阅读 4顶 2人收藏 24页精品资源上传 举报/认领 合伙人(招募中) 展开

本文档由 精品资源 分享于2010-11-27 07:29

当输入端的时钟发生上升沿跳变时，计数变量自加1，当计数达到1000（16进制为3e7）的时候，输出端就产生一脉冲信号，作为下一模块的输入变量。图2-1为代码的生成图。 ...
文档格式：
.doc
文档大小：
394.0K
文档页数：
24页
顶 /踩数：
4 /  0
收藏人数：
2
评论次数：
0
文档热度：
文档分类：
待分类
添加到豆单
文档标签：
fpga 设计 频率计 fpga的 的设计 频率计的 的频率 频率 对数字 的fpga
系统标签：
fpga 频率 设计 数字 洪晓宁 分频器
下载文档
收藏
打印

君，已阅读到文档的结尾了呢~~

立即下载
下载文档
菜单
全屏
上一页 /3下一页

扫扫二维码，随身浏览文档

手机或平板扫扫即可继续访问

推荐豆丁书房APP  

获取二维码

分享文档

将文档分享至：
分享完整地址
文档地址： 复制
粘贴到BBS或博客
flash地址： 复制

支持嵌入FLASH地址的网站使用

html代码： 复制

默认尺寸450px*300px480px*400px650px*490px

支持嵌入HTML代码的网站使用

分
享
最
近
收
藏82
分享到