频道

  • 扫一扫安装书房APP

  • 扫一扫关注微信号

报时电路

74阅读 7页thzh868上传 举报/认领 合伙人(招募中) 展开

本文档由 thzh868 分享于2011-06-27 18:41

VERILOG数字时钟设计
文档格式：
.docx
文档大小：
19.2K
文档页数：
7页
顶 /踩数：
0 /  0
收藏人数：
0
评论次数：
0
文档热度：
文档分类：
高等教育  —  实验设计
添加到豆单
文档标签：
end begin Clk else always reg Display ahour amin posedge
系统标签：
报时 clk begin countb posedge 接发光
下载文档
收藏
打印

君，已阅读到文档的结尾了呢~~

立即下载 加入会员，超低价下载
下载文档 加入会员 超低价下载
菜单
全屏
上一页 /3下一页

扫扫二维码，随身浏览文档

手机或平板扫扫即可继续访问

推荐豆丁书房APP  

获取二维码

分享文档

将文档分享至：
分享完整地址
文档地址： 复制
粘贴到BBS或博客
flash地址： 复制

支持嵌入FLASH地址的网站使用

html代码： 复制

默认尺寸450px*300px480px*400px650px*490px

支持嵌入HTML代码的网站使用

分
享
最
近
收
藏82
分享到