数字集成电路设计入门从HDL到版图北京大学北大verilog课件!内部资料

512阅读 1顶 19人收藏 88页inter8088上传举报/认领展开

本文档由 inter8088 分享于2011-11-04 17:05

介绍Verilog HDL, 内容包括：Verilog应用Verilog语言的构成元素结构级描述及仿真行为级描述及仿真延时的特点及说明介绍Verilog testbench激励和控制和描述结果的产生及验证任务task及函数function用户定义的基本单元(primitive)可综合的Verilog描述风格介绍Cadence Verilog仿真器, 内容包括：设计的编译及仿真源库(source libraries)的使用用Verilog-XL命令行界面进行调试用NC Verilog Tcl界面进行..

文档格式：: .ppt
文档大小：: 540.5K
文档页数：: 88页
顶 /踩数：: 1 / 0
收藏人数：: 19
评论次数：: 0
文档热度：
文档分类：: 高等教育 — 专业基础教材; 添加到豆单