基于FPGA的JPEG压缩编码IP核设计

本论文按照自顶向下的设计原则，借鉴现有JPEG压缩芯片的成功经验，在此基础上按照JPEG基本系统的内容，进行了系统模块划分和各模块的RTL级代码设计，将其实现划分为二维离散余弦变换、之字扫描和量化和霍夫曼编码三个功能模块。其中作为设计的核心部件，二维离散余弦变换模块采用了IP核复用技术，基于有限状态机控制，通过一维离散余弦变换实现二维离散余弦变换。采用改进的信号流图算法并行实现一维离散余弦变换的流水线设..