阻抗匹配
本文档由 子非鱼，安知鱼之乐 分享于2010-08-11 15:56
电路设计中如果驱动端输出阻抗是恒低,接收端阻抗是恒高的(稳态条件),用在驱动端串电阻和在接收端并电阻(阻值接近传输线特性阻抗)的方式进行匹配,则传输线实现了全匹配.阻抗匹配可以有效地消除信号的反射.
下载文档
收藏
打印
分享：
君，已阅读到文档的结尾了呢~~