数字频率计的设计

本课题主要选择以中小规模集成芯片作为核心器件，设计了一个简易数字频率计，以触发器和计数器为核心，由信号输入、隔直，触发、计数、数据处理和数据显示等功能模块组成。放大整型电路：对被测信号进行预处理；闸门电路：由一个12M晶振产生秒信号，攫取单位时间内进入计数器的脉冲个数；时基信号：产生一个秒信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：..