16
计算机组成原理-Verilog课程设计制作8位CPU简析.docx
计算机组成原理-Verilog课程设计制作8位CPU简析计算机组成原理-Verilog课程设计制作8位CPU简析计算机组成原理-Verilog课程设计制作8位CPU简析
74
研究生课程 FPGALastCourse FPGA理论与实验教学课件 2 Verilog.ppt
研究生课程 FPGALastCourse FPGA理论与实验教学课件
12
采用Verilog语言设计连续输入数据处理模块《电子系统设计》课程设计报告.doc
采用Verilog语言设计连续输入数据处理模块《电子系统设计》课程设计报告采用Verilog语言设计连续输入数据处理模块《电子系统设计》课程设计报告采用Verilog语言设计连续输入数据处理模块《电子系统设计》课程设计报告
131
"系统集成电路设计"课程 Verilog HDL实验教程.pdf
“系统集成电路设计”课程 Verilog HDL实验教程“系统集成电路设计”课程 Verilog HDL实验教程“系统集成电路设计”课程 Verilog HDL实验教程
54
verilog 数字系统设计课程》(第二版)思考题答案.pdf
《verilog 数字系统设计课程》(第二版)思考题答案
102
基于verilog语言简易电子琴设计_数字电子技术课程设计报告(23页).docx
基于verilog语言简易电子琴设计_数字电子技术课程设计报告(23页)基于verilog语言简易电子琴设计_数字电子技术课程设计报告(23页)基于verilog语言简易电子琴设计_数字电子技术课程设计报告(23页)
16
verilog课程设计(实用应用文).doc
Doc-97J1KA;本文是“通信或电子”中“电子设计”的实用应用文的论文参考范文或相关资料文档。正文共5,493字,word格式文档。内容摘要:课程设计(报告)题目,课程设计(论文)工作内容,课程设计目标,研究方法及手段应用,将任务分成若干模块,查阅相关论文资料,分模块调试和完成任务,学会使用ADS软件,通过小组合作的方式,将任务进行分工,对相应的模块进行资料查阅和改进,课程设计预期效果,完成实验环境搭建,在试验箱上将预期的图形和功能显示出来,前言 (2,第一章系统设计 (3,第一节课题目标及总体方案 (3,第二节uCOSII系统简介 (4,第二章实验(测试)结果及讨论 (4,第三章结论 (6,附录 (8,源程序 (8,其他,第一章系统设计,第一节课题目标及总体方案,第二节uCOSII系统简介,第二章实验(测试)结果及讨论,第一节uC
19
verilog课程设计电子钟(实用应用文).doc
Doc-97J1KD;本文是“通信或电子”中“电子设计”的实用应用文的论文参考范文或相关资料文档。正文共4,111字,word格式文档。内容摘要:实验任务:用文本法或图形法一个能显示时、分、秒的,实验要求:(1)设计一个能正确显示时、分、秒以及星,正点报时要求在整点59分50秒开始,报时效果:模拟中央人民广播电台的5声报时效果即“四低一高,总体设计,用两个八位分频器实现将20MHZ脉冲分成500HZ,再用,位分频器将16HZ脉冲分成1HZ,用三个计数器、一个译码器构成一个数字钟显示电路,用一个比较器做一个脉冲选择器,进行分钟调整,用一个比较器做一个正点报时器,最后将上述器件整合在一起,形成一个完整的数字钟,分部设计,分频器,计数器,译码器:veriloge,,,,,,,,,,
48
[工学]Verilog数字系统设计_课程设计报告.doc
[工学]Verilog数字系统设计_课程设计报告


verilog hdl 数字系统设计 课题:





课程设计 risc_cpu设计与验证




<p
21
Verilog课程设计2012(2).doc
Verilog课程设计2012(2)Verilog课程设计2012(2)Verilog课程设计2012(2)

向豆丁求助:有没有Verilog课程?

如要投诉违规内容,请联系我们按需举报;如要提出意见建议,请到社区论坛发帖反馈。