豆丁网

139

电路与系统专业论文-高性能64位并行乘法器的VLSI结构研究和实现.pdf

摘要高性能数字乘法器是现代中央处理器和数字信号处理器中的重要部件，是完成高性能实时数字信号处理和图像处理的关键所在。过去的十年中，研究者扩展了Booth编码算法的空间，以传输管逻辑、多路选择器和动态技

• wjlztmw4rrii28fz
• 热度:

收藏到书房

18

并行乘法器及其工作方法.pdf

并行乘法器及其工作方法并行乘法器及其工作方法并行乘法器及其工作方法

• 专利资料库
• 热度:

收藏到书房

67

高性能并行乘法器半定制设计方法研究.pdf

高性能并行乘法器半定制设计方法研究

• qqdf001
• 热度:

收藏到书房

8

一种高带宽可配流水级的并行乘法器运算方法.pdf

一种高带宽可配流水级的并行乘法器运算方法一种高带宽可配流水级的并行乘法器运算方法一种高带宽可配流水级的并行乘法器运算方法

• 专利文献库
• 热度:

收藏到书房

91

64 位子字并行乘法器的加法阵列.pdf

... 而是将其保留， 并与本位产生的和项分别留待下一次加法时， 权重 对齐后再相加。 CSA 输出的和是伪和， 只有到最后一 级与进位信号相加后得到的才是真和。 与常规的带 进位加法器CPA 相比， CSA 取消了横向进位链， 其对 关键路径延时的影响大大降低了。 CSA 电路结构见图 3 ...

• 宝贝文档
• 热度:

收藏到书房

25

一种高速并行乘法器的VHDL设计.pdf

一种高速并行乘法器的VHDL设计一种高速并行乘法器的VHDL设计一种高速并行乘法器的VHDL设计

• 天涯何处无芳草
• 热度:

收藏到书房

4

一种可重构的快速并行乘法器.doc

一种可重构的快速并行乘法器一种可重构的快速并行乘法器一种可重构的快速并行乘法器

• 掌桥科研
• 热度:

收藏到书房

73

【优秀毕业论文】高性能并行乘法器半定制设计方法研究.pdf

【优秀毕业论文】高性能并行乘法器半定制设计方法研究

• lajiccc3
• 热度:

收藏到书房

14

子字并行乘法器设计.doc

子字并行乘法器设计

• c02faffded
• 热度:

收藏到书房

11

并行乘法器-南京理工大学紫金学院vhdl实验报告-eda.doc

并行乘法器-南京理工大学紫金学院vhdl实验报告-eda并行乘法器-南京理工大学紫金学院vhdl实验报告-eda并行乘法器-南京理工大学紫金学院vhdl实验报告-eda

• 1ae71dc4cc
• 热度:

收藏到书房