按相关排序
全部格式
1-8页
时间不限
只看优质
只看可投资
展开
排序：
相关 最多阅读 最新上传
格式：
全部 doc pdf ppt xls txt 豆单
页数：
全部 1-8页 9-100页 100页以上
时间：
全部 2024年 2023年 2022年及以前
8
并行乘法器.doc
EDA技术与应用 实验报告 实验名称： 并行乘法器 2010.06.02南京理工大学紫金学院电光系 实验内容1．与门、全加器设计 建立工程，工程名为“multiplier”，顶层文件名为“adder”
2篇相似文档
收藏到书房
8
八位串 并行乘法器设计.doc
作品功能如下：1、输入方式：通过八位拨码开关输入相乘的八位二进制数，按键1和按键2控制乘法器锁存输入的八位二进制数，通过按键3来启动乘法运算。2、LCD直接显示之前运算的结果。3、系统时钟采用实验板上提供的50MHz时钟信号源提供时钟的测频基准时间信号。4、设计成同步电路模式。一、设计目的：1 熟悉EDA环境下的复杂逻辑模块的设计方法、设计过程及其注意事项；2 学习EDA软件Quartus II的使用；3 学习硬件描述语言VHDL Verilog HDL并进行编程；4 学习串并 行乘法器的基本原理和LCD显示的基本原理、控制流程。二、设计要求：1、采用
收藏到书房
5
采用Booth算法的16×16并行乘法器设计.doc
：介绍了一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth 算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以
收藏到书房
6
四位并行乘法器(还有ppt).doc
四位并行乘法器（还有ppt）四位并行乘法器（还有ppt）四位并行乘法器（还有ppt）
收藏到书房
4
基于部分积优化的高速并行乘法器实现.pdf
基于部分积优化的高速并行乘法器实现基于部分积优化的高速并行乘法器实现基于部分积优化的高速并行乘法器实现
1篇相似文档
收藏到书房
4
基于CSD编码的16位并行乘法器的设计.pdf
基于CSD编码的16位并行乘法器的设计基于CSD编码的16位并行乘法器的设计基于CSD编码的16位并行乘法器的设计
收藏到书房
8
一种高带宽可配流水级的并行乘法器运算方法.pdf
一种高带宽可配流水级的并行乘法器运算方法一种高带宽可配流水级的并行乘法器运算方法一种高带宽可配流水级的并行乘法器运算方法
收藏到书房
4
一种可重构的快速并行乘法器.doc
一种可重构的快速并行乘法器一种可重构的快速并行乘法器一种可重构的快速并行乘法器
收藏到书房
4
数电- 4位并行乘法器的电路设计与仿真.pdf
数电— 4位并行乘法器的电路设计与仿真数电— 4位并行乘法器的电路设计与仿真数电— 4位并行乘法器的电路设计与仿真
2篇相似文档
收藏到书房
5
2022年并行乘法器南京理工大学紫金学院vhdl实验报告eda.pdf
2022年并行乘法器南京理工大学紫金学院vhdl实验报告eda
收藏到书房

向豆丁求助：有没有并行乘法器?

相关搜索
如要投诉违规内容，请联系我们按需举报；如要提出意见建议，请到社区论坛发帖反馈。