按相关排序
全部格式
全部页数
时间不限
只看优质
只看可投资
展开
排序：
相关 最多阅读 最新上传
格式：
全部 doc pdf ppt xls txt 豆单
页数：
全部 1-8页 9-100页 100页以上
时间：
全部 2024年 2023年 2022年及以前
22
altera-ddr2 sdram ip核参数设置及读写时序.docx
altera-ddr2 sdram ip核参数设置及读写时序
收藏到书房
24
altera-ddr2 sdram ip核参数设置及读写时序.doc
altera-ddr2 sdram ip核参数设置及读写时序
收藏到书房
24
altera-ddr2sdramip核参数设置及读写时序.docx
altera-ddr2sdramip核参数设置及读写时序
收藏到书房
4
altera-ddr2sdramip核参数设置及读写时序(实用应用文).doc
F-8RD3XF；关于“IT计算机”中“Flash、Flex”的实用应用文参考范文文档。正文共1,579字，word格式文档。内容摘要：整体框图，存储控制器连接图，参考时钟输入，全局复位信号，对PLL和PHY里的所有逻辑单元进行复位，软复位信号，对phy 复位，不对PLL复位，各个模块间的接口信号，控制器与用户接口间使用的Avalon 相关信号线：下表是本地接口信号，当只使用1pcs 外部存储器时，当使用多片片外存储器时，与PHY 间的接口信号线。
收藏到书房
5
altera-ddr2sdramip核参数设置及读写时序(实用应用文).doc
F-0WKCH5；关于“IT计算机”中“Flash、Flex”的实用应用文参考范文文档。正文共1,579字，word格式文档。内容摘要：整体框图，存储控制器连接图，参考时钟输入，全局复位信号，对PLL和PHY里的所有逻辑单元进行复位，软复位信号，对phy 复位，不对PLL复位，各个模块间的接口信号，控制器与用户接口间使用的Avalon 相关信号线：下表是本地接口信号，当只使用1pcs 外部存储器时，当使用多片片外存储器时，与PHY 间的接口信号线。
收藏到书房
68
高性能微处理器IP核的静态时序分析与设计.pdf
学校代码10530 公开高性能微处理器IP核的静态 时序分析与设计 集成电路设计二零一八年六月 Static Timing Analysis HighPerformance Microprocesso
收藏到书房
4
例说FPGA连载42:DDR控制器集成与读写测试之DDR2 IP核接口时序.doc
例说FPGA连载42：DDR 控制器集成与读写测试之DDR2 IP 核接口时序 特权同学，版权所有 配套例程和更多资料下载链接： /s/1c0nf6Qc 用户逻
收藏到书房
8
一种集成大型IP核的FPGA芯片的时序计算方法.pdf
一种集成大型IP核的FPGA芯片的时序计算方法一种集成大型IP核的FPGA芯片的时序计算方法一种集成大型IP核的FPGA芯片的时序计算方法
收藏到书房
5
以嵌入式8051 IP核为时序控制核心的 TFT-LCD实时显示控制器.pdf
以嵌入式8051 IP核为时序控制核心的 TFT-LCD实时显示控制器以嵌入式8051 IP核为时序控制核心的 TFT-LCD实时显示控制器以嵌入式8051 IP核为时序控制核心的 TFT-LCD实时显示控制器
收藏到书房
10
ACER双核上电时序.ppt
ACER双核上电时序
2篇相似文档
收藏到书房

向豆丁求助：有没有ip核参数设置及读写时序?

相关搜索
如要投诉违规内容，请联系我们按需举报；如要提出意见建议，请到社区论坛发帖反馈。