4
一种有关阀门电动执行器的无声三位浮点开关控制转换器.doc
一种有关阀门电动执行器的无声三位浮点开关控制转换器一种有关阀门电动执行器的无声三位浮点开关控制转换器一种有关阀门电动执行器的无声三位浮点开关控制转换器
8
Verilog 实现的32 浮点乘法器.doc
实现了32位浮点乘法器。。。。。
为了提高性能,整段代码都尽量采用连续赋值语句assign。
该段代码已经经过严格测试,目前来看还是非常可靠的。
使用说明:
在rst为1的情况下,每次load 来一个高脉冲,后10个时钟周期就开始计算,10个周期后出结果。时序参照下图,我用的是modelsim,乘数都是0.5。

  Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
7
上海大学 Verilog 设计 32位浮点加法器设计.docx
上海大学 Verilog 设计 32位浮点加法器设计
2
把16整数转换成32位浮点格式c程序.doc
//把16位带符号整数转换成ieee754 格式数据 //V2 //author net_yx //2010-12-11 #include<stdio.h> main() FILE*fp; unsig
7
基于RISC指令系统的32位浮点加减法运算器设计.doc
RISC32 浮点运算部件一直是限制微处理器性能的一个关键因素。在分析了浮点运算器的结构和算法,提出了一种支持IEEE-754 标准的浮点加减法运算器的实现方案,并详细介绍了该运算器的结构和算法。方案
2
32高速浮点乘法器设计技术研究的任务书.docx
32位高速浮点乘法器设计技术研究的任务书32位高速浮点乘法器设计技术研究的任务书32位高速浮点乘法器设计技术研究的任务书
67
IEEE754标准的32低功耗浮点乘法器设计.docx
32位低功耗浮点乘法器设计 电路1303学生姓名: 05136073导师姓名: 邢立冬 职称: 高级工程师 起止时间: 2017 毕业设计(论文)声明书本人所提交的毕业论文《32 位低功耗浮点乘法器设
20
用硬件描述语言设计浮点乘法器(原码一乘法) 课程设计.doc
计算机科学与工程学院课程设计报告题目全称:用硬件描述语言设计浮点乘法器(原码一位乘法) 课程名称: 计算机组成原理 指导老师: 职称: 序号 学生姓名 学号 10(注:学生姓名填写按学生对该课程设计的
92
64高性能浮点运算单元的设计与验证.doc
64位高性能浮点运算单元的设计与验证,浮点运算单元,浮点运算,python 浮点运算,fpga浮点运算,cpu 浮点运算,浮点运算器,什么是浮点运算,浮点运算性能,js 浮点运算,单片机浮点运算
10
DSP浮点实验.doc
DSP浮点实验三

向豆丁求助:有没有三位浮点?