78
内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus DRAM).pdf
内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus DRAM)
76
第4章时序逻辑电路分析.ppt
4.1时序逻辑电路模型 4.2 触发器 4.3 同步时序逻辑分析 4.4 异步时序逻辑分析 4.5 计算机中常用的时序逻辑电路 4.1 时序逻辑电路模型 什么是时序逻辑电路? 组合逻辑: 当前的输出只
85
TFT-LCD时序控制器(T-CON)的研究.pdf
上海大学硕士学位论文TFT-LCD时序控制器(T-CON)的研究姓名:姚瑞鹏申请学位级别:硕士专业:微电子学与固体电子学指导教师:冉峰20090101上海大学硕士学位论文摘要TFT-LCD产业是我国“
98
通向FPGA之路---七天玩转Altera之时序篇V1.0.pdf
通向FPGA之路---七天玩转Altera之时序篇V1.0 目录: 1. 时序分析基本概念 1.1同步逻辑时延模型 1.1.1时钟抖动与偏斜 1.1.2建立时间/保持时间 1.1.3恢复时间/移除时间
75
时序完整性设计基础(altera培训资料).pdf
2005Altera CorporationHigh Speed Digital Design Training PartHigh Speed Digital Design Training Part
57
历年企业职工工资、福利、保险待遇标准时序一览表.doc
工改后初中生一般工资水平时序表(6)增资 参加工作时间 85 2000年11 月以后 85年7月-86年9月 86 年10月-89 年9月 89 年10月-92 年6月 92年7月-93年6月 93年
104
组合逻辑电路与时序逻辑电路.ppt
第三章组合逻辑电路3.1 概述组合逻辑电路:电路任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。时序逻辑电路:电路任意时刻的输出不仅取决于该时刻的输入,而且与电路原来的状态有关。3.2 组
38
DDR的原理和时序.pdf
/InfoView/Article_92586.htmlDDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRA
  • ly
  • 热度:
  • 26
138
数字电路(第五章时序逻辑电路).ppt
tn=F[XtnQ tn]52) tn=G[XtnQ tn]63) Q7同步时序电路:电路中各触发器状态变化在同一控制脉冲作用下同时发生。各触发器时钟端接同一个时钟脉冲。异步时序电路:电路中各触发器状
71
时序约束介绍.ppt
Enablingsuccess from 2006Avnet Inc.Xilinx ImprovingPerformance WorkshopFeaturing ISE 8.1Tools2Rev 1.

向豆丁求助:有没有时序?